ID do artigo: 000085570 Tipo de conteúdo: Solução de problemas Última revisão: 03/06/2013

Por que o exemplo de projeto para o controlador de memória baseado em UniPHY tem uma porta slave Avalon-MM como E/S de alto nível?

Ambiente

    Intel® Quartus® II Subscription Edition
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os controladores de memória baseados em UniPHY com o kit de ferramentas de depuração em chip habilitado terão uma porta slave Avalon®-MM exportada para o nível superior do projeto de exemplo. Os pinos adicionais exigidos pela porta slave Avalon-MM podem levar a erros de "No Fit" para alguns tamanhos menores de pacotes.

Resolução

Para remover a porta slave Avalon-MM, desabilite o kit de ferramentas de depuração em chip e regenerar o projeto de exemplo ou remova manualmente a porta secundário Avalon-MM do nível superior.

Este problema foi corrigido na versão 13.1 do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 19 produtos

FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Arria® V GX
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Cyclone® V E
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.