Devido a um problema no software Quartus® II versão 14.0 Intel® Arria® 10 FPGA Edição, você pode ver violações de pequeno porte. Isso ocorre devido ao roteamento rápido do dispositivo Intel Arria 10.
Para resolver este problema, sobreconstrua o requisito de espera durante a montagem do seu projeto adicionando as seguintes restrições às restrições de design de suas sinopses (. SDC) arquivo:
set quartus_exe $::TimeQuestInfo(nameofexecutable)
if { $quartus_exe == "quartus_fit" } {
post_message tipo de informação "Over constraining hold"
set_clock_uncertainty 0.20 –add –hold –enable_same_physical_edge \
-from [get_clocks {clk}] –to [get_clocks {clk}]
}
Isso oferece ao instalador um requisito mais apertado enquanto ainda usa o requisito correto de espera para o tempo de entrega.
Essa restrição só deve ser adicionada quando necessário em vez de global e também pode ser aplicada a caminhos específicos em vez de domínios inteiros de clock. Se isso não corrigir as violações de sua responsabilidade, valores maiores podem restringir demais os caminhos de violação.