ID do artigo: 000085599 Tipo de conteúdo: Solução de problemas Última revisão: 14/12/2012

Por que uma alteração na largura do bit do coeficiente muda os resultados da compilação no software Quartus II?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Este é um problema no software Quartus® II ao usar o megacore ALTMULT_ACC (MAC) com o pré-adder e multiplicador com coeficientes. Se os coeficientes estiverem definidos como 18 bits, o mesmo que entrada, nenhum recurso adicional será usado fora do Bloco DSP. Quando a largura do bit do coeficiente é alterada para 16 bits, o recurso Chainin não é usado dentro do bloco DSP e implívido em LEs.

    Resolução

    Se você estiver preocupado com a lógica adicional fora do bloco DSP, mantenha a largura do bit do coeficiente de 18 bits.

    Este problema será corrigido em uma versão futura do software Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Arria® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.