ID do artigo: 000085606 Tipo de conteúdo: Solução de problemas Última revisão: 24/07/2013

O SERDES síncrono de origem suporta taxas de dados de até 1600 Mbps para todos os fatores de serialização e deserialização em dispositivos Stratix IV?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A taxa máxima de dados possível alcançada no serdes síncrono Stratix® fonte de dispositivos Stratix® IV depende do design.  O SERDES síncrono de origem é implementado usando ALTLVDS_RX e ALTLVDS_TX megafunções.  Você pode selecionar o fator de desercionalização/serialização para sua interface usando essas megafunções.

 

A especificação Fmax para o SERDES é baseada no clock rápido usado para os dados de série.  A interface Fmax também depende do domínio do clock paralelo, que depende do design e requer análise de tempo.

 

Fatores de deserialização/serialização mais elevados resulta em uma operação lenta de domínio de clock paralelo que permite o encerramento do tempo para interfaces de alta taxa de dados.

 

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.