ID do artigo: 000085607 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Por que o sinal de tensão de saída não é monótono nas bordas ascendentes e em queda do SSTL 50 ohm de 1,8V no chip sem calibrar modelos de IBIS em dispositivos Cyclone III?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Há um problema conhecido com os modelos finais de IBIS do dispositivo Cyclone® III em que o sinal de tensão de saída não é monótono nas bordas ascendentes e cadente do SSTL de 1,8V de 50 ohm on-chip sem calibração. O arquivo de Cyclone III IBIS corrigido pode ser baixado a partir do link abaixo:

CIII_Corrected_IBIS_Model_2.ibs

Os modelos IBIS afetados e corrigidos estão listados abaixo:

- ttl18_cio_r50
- ttl18_cio_r25
- hstl18c1_cio_r50
- hstl18c2_cio_r25
- sstl18c1_cio_r50
- sstl18c2_cio_r25
- dhstl18c1_cio_r50
- dsstl18c1_cio_r50

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Cyclone® III

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.