ID do artigo: 000085660 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Posso atribuir o pino REFCLK dos transceptores a um PLL de finalidade geral em dispositivos Stratix II GX e Stratix IV GX/GT?

Ambiente

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode atribuir o pino REFCLK dos transceptores como um clock de entrada a um PLL de propósito geral em Stratix® DISPOSITIVOS GX e Stratix IV GX/GT, somente se você tiver instintivo pelo menos um canal de transceptor dentro do bloco associado a esse pino REFCLK. Você pode instalar um canal de transceptor boneco para usar este pino REFCLK e manter o canal do transceptor boneco em estado de reinicialização durante a operação normal.  

Essas informações também se aplica a outras famílias de dispositivos GX/GT/GZ com transceptores/pinos REFCLK dedicados de alta velocidade.

Produtos relacionados

Este artigo aplica-se a 13 produtos

FPGAs Stratix® II GX
FPGA Stratix® IV GX
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® GX
FPGA Arria® V SX SoC
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.