ID do artigo: 000085664 Tipo de conteúdo: Solução de problemas Última revisão: 04/03/2015

Posso definir test_in portas de Arria II, Cyclone IV e Stratix IV PCI Express IP para todos os 0s?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para operação normal, você não pode definir test_in portas para todos os 0s.

Defina as seguintes test_in entradas para 1:
bit[3] = FPGA modo.
bit[5] = Quando definido, impede que o LTSSM entre no modo de conformidade.
bit[7] = Desativa a negociação de estado de baixo consumo de energia.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Cyclone® IV GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Arria® II GZ

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.