ID do artigo: 000085672 Tipo de conteúdo: Solução de problemas Última revisão: 29/01/2015

Modelo de simulação de HDL verilog para núcleos ALTERA_FP_MATRIX_MULT IP produz simulações incorretas

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com o modelo de simulação de HDL Verilog para o ALTERA_FP_MATRIX_MULT ip core, a saída de simulação está incorreta. Este problema afeta apenas o software NCSim.

Resolução

Use o modelo de simulação de VHDL

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.