Problema 338064: Volume 1, Mitigação do seu capítulo 8 para dispositivos Cyclone® V, versão 2015.06.12
Na página 8-9, a seção Sincronização diz o seguinte:
O CRC_ERROR é sempre baixa durante o cálculo do CRC para um mínimo de 32 ciclos de clock. Quando ocorre um erro, o pino é impulsionado alto quando o EMR é atualizado ou os ciclos de 32 clocks se passaram, o que ocorrer por último. Portanto, você pode começar a recuperar o conteúdo do EMR na borda ascendente do CRC_ERROR pino. O pino permanece alto até que o quadro atual seja lido e, em seguida, rebaixado para baixo por um mínimo de 32 ciclos de clock.
Mas isso está incorreto. Ele deve ser definido da seguinte forma:
O CRC_ERROR pino de CRC_ERROR é sempre baixa durante o cálculo do CRC. Quando ocorre um erro, o bloco rígido EDCRC leva 32 ciclos de clock para atualizar o EMR, o pino é impulsionado alto quando o EMR é atualizado. Portanto, você pode começar a recuperar o conteúdo do EMR na borda ascendente do CRC_ERROR pino. O pino permanece alto até que o quadro atual seja lido e depois rebaixado novamente para ciclos de 32 clocks.
Figura 8-6 estados Cálculo do CRC (ciclos mínimos de 32 clocks), mas deve conter o cálculo do CRC (32 ciclos de clock).
Problema 132933: Volume1 capítulo 8, mitigação do SEU para dispositivos Cyclone V, versão 2014.06.30
A Tabela 8-3 mostra incorretamente Cyclone E na coluna variante. Ele deve mostrar Cyclone V E.
Problema 136679: Recursos de E/S em dispositivos Cyclone V, versão 2013.06.21
A página 33 afirma que o resistor de pull-up fraco não é suportado em pinos de clock dedicados. Isso está incorreto, o resistor de pull-up fraco é suportado em pinos de clock dedicados.
Problema 138112: Cyclone V, versão 1.3 2012.12.28
A Tabela 5-24 mostra os recursos e configurações programáveis de IOE para dispositivos Cyclone V. A linha de recursos de pré-ênfase indica que as atribuições se aplicam para permitir valores- 0 (habilitada) e 1 (desabilitada). Esta célula deve ser atualizada para 0(desabilitar) e 1(habilitar).
Problema 156380: Redes de clock e PLLs em dispositivos Cyclone V, versão 2013.05.06
Há duas balas para requisitos ao usar a comutação automática do clock, a primeira está incorreta. Diz:
"Ambas as entradas do clock devem estar funcionando."
O objetivo da comutação automática do clock é alternar entre os clocks se um parar de funcionar. O requisito real é que ambos os clocks precisem ser executados quando a FPGA estiver configurada. A bala deve dizer:
"Ambas as entradas de clock devem estar funcionando quando o FPGA estiver configurado."
Problema 140192: Recursos de E/S em Cyclone V: versão 2013.6.21
A Tabela 5-10 indica que o sinal de entrada de 3,3V não é suportado quando VCCIO =2,5V no suporte de E/S MuliVolt. A tabela está incorreta e o VCCIO de 2,5V pode suportar um sinal de entrada de 3,3V.
Problema 138311: Cyclone ficha técnica do dispositivo V: versão 3.4
A Tabela 51 mostra que o valor de CO t seria um máximo de 4us, mas isso está incorreto, o valor máximo para tCO deve ser de 4ns.
Problema 110591: visão Cyclone V do dispositivo: versão 2012.12.28
Na página 14, a Figura 7 mostra que um pacote de pinos M385 está disponível, este é um erro de digitação e será atualizado para um pacote de pinos M386.
Problema 98650: volume 1, capítulo 4, redes de clock e PLLs em dispositivos Cyclone V, versão 2012.12.28
No momento, o manual afirma que o modo de feedback externo é suportado em todas as PLLs Cyclone V, exceto nas PLLs fracionadas do canto. Isso está incorreto. O manual deve informar que o modo de feedback externo é suportado em todas as PLLs Cyclone V, exceto nas PLLs fracionadas da faixa.
Problema 92790: volume 1, capítulo 5, recursos de E/S em dispositivos Cyclone V, versão 2012.12.28
Tabela 5-15: Bancos modulares de E/S para o pacote Cyclone V E A7 F672 devem ter as seguintes contagens de E/S:
Banco 6A = 48 pinos de E/S disponíveis
Banco 5B = 32 pinos de E/S disponíveis
Problema 92829: Volume 1, capítulo 5, recursos de E/S em dispositivos Cyclone V, versão 2012.12.28
A Tabela 5-23 deve indicar que a Força de corrente 16, 8, 4 mA está disponível para padrões de E/S LVTTL de 3,3V. Apenas 8, 4 mA são suportados no HPS.
Problemas resolvidos:
Problema 67593: Volume 1, capítulo 5, recursos de E/S em dispositivos Cyclone V, versão 2.0
Declarações que implicam pinos VREF estão disponíveis quando os pinos de E/S do usuário removidos na versão 2012.12.28, os pinos VREF não possuem a funcionalidade do pino de E/S do usuário.
Problema 41653: Configuração, segurança de projeto e atualizações do sistema remoto em dispositivos Cyclone V, versão 1.1
Os esquemas de configuração para Cyclone V para modos AS (x1, x4) são atualizados para mostrar que a configuração as suporta apenas 3.0 e 3.3V.
Problema 41653: Básicos de interfaces de dispositivos e integração para dispositivos Cyclone V, versão 1.1
Este capítulo foi integrado ao manual do dispositivo, volume 1. A configuração serial ativa foi atualizada para mostrar suporte apenas para VCCPGM 3.0 e 3.3V, 1,8V não é suportado.
Problema 30381: Volume 2, capítulo 5, recursos de E/S em dispositivos Cyclone V, versão 1.1
Tabela 5-3atualizada para mostrar que o padrão de E/S LVCMOS de 3,3 V suporta apenas uma força de corrente de 2 mA.