ID do artigo: 000085735 Tipo de conteúdo: Solução de problemas Última revisão: 20/01/2015

Por que a tensão é maior do que a esperada em pinos VREF*_HPS?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Antes da configuração pelo software Pré-carregador, os pinos VREF dentro da seção HPS dos dispositivos soC Arria® V e Cyclone® V serão configurados com uma pullup fraca.

Se o regulador usado para VREF tiver apenas a capacidade de fonte de corrente, mas não tiver a capacidade de afundar a corrente, a tensão dos pinos VREF aumentará e poderá causar falha na sequência de calibração para o controlador de memória externa.

Resolução Certifique-se de que o regulador usado para energizá-io VREF tenha a capacidade de afundar e fonte de corrente.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA SoC Cyclone® V SE
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.