Devido a um problema no software Quartus® II versão 10.1 e posterior, você pode ver este erro durante Análise & Síntese se o seu projeto contém um PLL com um clock de entrada não conectado
Para evitar esse problema, certifique-se de que todas as PLLs possuem sinais conectados aos seus clocks de entrada.