ID do artigo: 000085771 Tipo de conteúdo: Solução de problemas Última revisão: 20/12/2012

O controlador de reconfiguração do controlador de transceptor IP Core falha na largura de pulso de min no av_reconfig_pma_testbus_clk sinal

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Este é um problema conhecido e será corrigido no futuro lançamento do Quartus® II.
    Resolução

    Crie uma restrição de SDC externa com esta restrição e recompile o projeto Quartus II:

    create_generated_clock -name {av_reconfig_pma_testbus_clk}
    -fonte [get_pins -compatibility_mode {*|basic|a5|reg_init[0]|clk}]
    -divide_by 2 [get_registers {*av_xcvr_reconfig_basic:a5|*alt_xcvr_arbiter:pif*|*grant*}]

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Cyclone® V GT

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.