ID do artigo: 000085782 Tipo de conteúdo: Solução de problemas Última revisão: 06/01/2016

Por que o meu controlador de descritor DMA Avalon-MM da série V não usa o novo endereço base I programado?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao atualizar o status de leitura RC, a base do descritor, o status de gravação RC e os endereços base do descritor, o controlador do descritor não usará o(es) novo endereço(es) até que todos os descritores especificados no RD/WR_TABLE_SIZE tenham sido esgotados.

    Resolução

    Para alterar o endereço base do Descritor, todos os descritores especificados no RD/WR_TABLE_SIZE devem ter sido esgotados ou o tamanho da tabela deve ser atualizado.

    Produtos relacionados

    Este artigo aplica-se a 14 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.