Ao inicializar o componente HPS em um arquivo de design de alto nível verilog ou VHDL, se a lista de portas não for idêntica à lista de portas gerada pela Qsys, você verá este erro. O erro não relatará o sinal exato causando o erro. Ele informará o último sinal na lista de portas instantâneas. Para garantir a precisão ao instanitar o sistema Qsys, corte e colará o exemplo de instanização na guia Qsys "EXEMPLO HDL" no arquivo de invólucro de nível superior.
Este é um exemplo da mensagem de erro completa:
Erro (11128): O sinal a seguir não pode ser roteado: soc_system:soc_inst|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]. O dispositivo não contém os recursos de roteamento necessários para fazer essa conexão.