Você receberá esta mensagem de erro ao tentar gerar um arquivo de simulação da Qsys que inclui um PCIe® Hard IP para dispositivos Cyclone® IV sendo chamados a partir do software Quartus® II de 64 bits no Linux.
Informações: altgx_internal: qmegawiz -silent module=alt_c3gxb LOCKDOWN_EXCL=PCIE IP_MODE=PCIE_HIP_8 gxb_analog_power=AUTO tx_analog_power=AUTO elec_idle_infer_enable=falso tx_allow_polarity_inversion=falso rx_cdrctrl_enable=hip_tx_clkout rx_elecidleinfersel fixedclk enable_0ppm=false pll_powerdown intended_device_family=cycloneiv starting_channel_number=84 deviceFamily="Cyclone IV GX" wiz_subprotocol="Geração 1-x1" OPTIONAL_FILES=NONE mi_pcie_pcie_hard_ip_0_ altgx_internal_inst.v
Informações: altgx_internal: geração do modelo de simulação de Verilog
Erro: Nó ":altgx_internal|alt_c3gxb:alt_c3gxb_component|alt_c3gxb_qbn8:auto_generated|refclk_pma[0]" está faltando arquivo de origem: /alt_c3gxb_qbn8.tdf Linha: 311
A partir de uma linha de comando (terminal), QUARTUS_ROOTDIR a path da variável path do seu ambiente e, em seguida, abra Qsys a partir da linha de comando (terminal). Para implementar isso, execute os dois comandos a seguir a partir do prompt de comando:
exportar PATH=/bin:/build2/install/mongodb/bin:/usr/lib64/qt-3.3/bin:/usr/NX/bin:/usr/local/bin:/bin:/usr/bin:/usr/local/sbin:/usr/sbin:/sbin:/home/jchang/bin
edição qsys
A GUI aparecerá e, quando o projeto for aberto, clique em gerar.