ID do artigo: 000085819 Tipo de conteúdo: Solução de problemas Última revisão: 29/06/2014

Há algum problema conhecido ao tentar simular as versões do software Quartus II 12.1 ou 12.1sp1 10GBASE-KR PHY IP em Cadence ncsim?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, se você tentar simular as versões do software Quartus® II 12.1 ou 12.1sp1 10GBASE-KR Intel® FPGA IP em Cadence NCSIM, os seguintes erros podem ser vistos:

Erro:
...
ncelab: *W,STARMT: Este @* expande para lista vazia, nunca acordará.
ncelab: *W,STARMT: Este @* expande para lista vazia, nunca acordará.
ncelab: *E,CUVMOC: mistura ilegal de varíveis e redes em expressão de concatenação conectada a uma porta de saída.
...

Resolução

Para resolver este problema, copie o arquivo anexado lt_tx_data.sv para o seguinte diretório:

xcvr_10gbase_kr_sim/altera_xcvr_10gbase_kr/cadência/

Este problema será corrigido em uma versão futura do PHY 10GBASE-KR Intel FPGA IP.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Stratix® V GX
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.