ID do artigo: 000085834 Tipo de conteúdo: Mensagens de erro Última revisão: 19/11/2013

Aviso crítico: *_p0_pin_map.tcl: falha ao encontrar o clock PLL para pinos *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá esta mensagem de aviso crítico se compilar o controlador DDR3 com o UniPHY com a seguinte atribuição. Neste caso, o software Quartus® II não pode encontrar pll_config_clock.

set_global_assignment nome EXTRACT_VERILOG_STATE_MACHINES OFF

O software Quartus II procurará *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE para pesquisar pll_config_clock.

O estado desaparecerá se você não permitir a geração de máquinas de estado. Assim, o software Quartus® II não pode encontrar o clock.

Resolução

Este problema foi corrigido no software Intel® Quartus® Prime Edition versão 13.1.

Produtos relacionados

Este artigo aplica-se a 11 produtos

FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V SX SoC
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® IV E
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Arria® V ST SoC

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.