ID do artigo: 000085844 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Há algum erro conhecido no capítulo 2. Cyclone II arquitetura no manual Cyclone II?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Sim, há um erro com a Figura 2-12. Os pinos CLK[11..8] alimentam PLL3 e PLL3 alimenta o bloco de controle do clock superior. Os pinos CLK[15..12] alimentam PLL4 e PLL4 alimentam o
bloco de controle do clock inferior.

A figura mostra incorretamente que os blocos de controle do clock esquerdo e direito alimentam PLL3 e PLL4, respectivamente. A figura abaixo mostra as conexões corretas.

Figura 2-12. EP2C20 e PLL maior, CLK[], DPCLK[] e clock control block localizações

Figure 2-12. EP2C20 & Larger PLL, CLK[], DPCLK[] & Clock Control Block Locations




Altera não garante que esta solução funcionará para o propósito pretendido do cliente e isenta toda a responsabilidade pelo uso ou dependência da solução.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.