ID do artigo: 000085845 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o PLL não muda para o clock secundário no modo de comutação automática do clock (substituição manual) quando o sinal do clkswitch permanece alto?

Ambiente

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Quando o sinal de clkswitch fica alto, ele substitui a função de comutação automática do clock. Enquanto o sinal de clkswitch estiver alto, outra ação de comutação do clock será desabilitada. Você deve baixar novamente o sinal de clkswitch para iniciar outro evento de comutação de clock no futuro.

     

    Isso se aplica a todas as famílias Stratix®, Cyclone® e Arria® dispositivos.

    Produtos relacionados

    Este artigo aplica-se a 12 produtos

    FPGAs Stratix® III
    FPGAs Stratix® II
    FPGAs Stratix®
    CPLDs MAX® V
    CPLDs MAX® II
    Intel® MAX® 9000 CPLD
    FPGAs Cyclone® IV
    FPGAs Cyclone® III
    FPGAs Cyclone®
    FPGA Arria® GX
    Apex™ 20K
    Acex® 1K

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.