ID do artigo: 000085851 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que a verificação formal informa que o design dourado e processado com registro duplicado não é equivalente?

Ambiente

  • Verificação
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Quando você usa a opção de duplicação de registro de síntese física nas versões 7.0 e anteriores do software Quartus® II, alguns registros com ventiladores altos são duplicados. Se você realizar verificação formal com LEC conformal, a ferramenta poderá relatar não equivalência entre o design dourado (RTL) e revisado (processado) para projetos Stratix® II GX. A não equivalência ocorre porque os comandos de equivalência de instância escritos no arquivo de script .ctc para esses registros duplicados são ignorados pelo LEC conformal.

    Este problema foi corrigido a partir do software Quartus II versão 7.1.

    Para evitar esse problema nas versões 7.0 e anterior, edite o arquivo .ctc U e adicione a string após cada um dos nomes de instâncias Dourada e Revisada para todos os registros duplicados no design Stratix II GX. A adição desta string permite que o LEC Confomal encontre a instância e aplique o comando de equivalência de instância.

    Por exemplo, você pode ter o seguinte comando no arquivo .ctc:

    add instance equivalence e_I/lc_ff e~SynDup_I/lc_ff -flatten -revised

    Modifique este comando da seguinte forma:

    add instance equivalence e_I/lc_ff/U e~SynDup_I/lc_ff/U -flatten -revised

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® II GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.