ID do artigo: 000085863 Tipo de conteúdo: Solução de problemas Última revisão: 05/12/2014

Por que eu fico sem ajuste ao usar o IP Altera interface de memória externa em um dispositivo FPGA que tem um número relativamente baixo de bancos de IO?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao compilar o controlador DDR3, DDR2, LPDDR2, QDRII ou RLDRAM II com UniPHY IP usando um dispositivo FPGA que tem um número relativamente baixo de bancos de IO, você pode experimentar um erro de não ajuste e possivelmente o seguinte erro Quartus® II.

Erro (175020): restrição ilegal de PLL fracionada para a região

O problema ocorre se todos os bancos de IO em um determinado lado do FPGA foram totalmente usados pela interface de memória e pelo clock de referência de entrada PLL e outros pinos de interface de memória diversas não possuem o mesmo padrão de IO da interface de memória IO.

Resolução

Defina o clock de referência de entrada PLL e outros pinos de interface de memória diversas para ter o mesmo padrão de IO da interface de memória IO.

Produtos relacionados

Este artigo aplica-se a 19 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.