ID do artigo: 000085867 Tipo de conteúdo: Mensagens de erro Última revisão: 18/07/2017

Erro: (vsim-3033) ./.. /submodules/_modular_adc_0.v(26): Falha na instantização do "_modular_adc_0_control_internal". A unidade de design não foi encontrada.

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Núcleo ADC modular Intel® FPGA IP
  • Núcleo ADC duplo modular Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema com a Intel® MAX® ADC modular FPGA 10 Intel® FPGA IP VHDL, modelos incorretos são gerados.

    Esta mensagem de erro é emitida quando a simulação de VHDL é iniciada. Ela ocorre devido a um nome incorreto do módulo sendo usado em modelos de simulação de VHDL gerados automaticamente.

    Resolução

    Para resolver este problema, use o modelo de simulação de HDL Verilog.

    A simulação de VHDL não é suportada para o Intel MAX 10 FPGA modular ADC Intel FPGA IP.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® MAX® 10

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.