ID do artigo: 000085877 Tipo de conteúdo: Solução de problemas Última revisão: 06/04/2021

Por que o RTL do meu modelo de inserção não aparece no arquivo HDL VHDL/Verilog esperado?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 21.1 e anterior, você pode ver que ao inserir o RTL a partir de um modelo no arquivo HDL VHDL/Verilog, o conteúdo vai para outro arquivo HDL VHDL/Verilog.

Resolução

Para resolver este problema, copie o conteúdo do modelo na visualização e cole-o no arquivo HDL VHDL/Verilog designado.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.2.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.