Por que eu recebo dados de leitura incorretos da minha RAM de porta dupla simples quando o sinal do clock 1 é ativado invertida?

Devido a® um problema no software Intel® Quartus® Prime Pro Edition versão 19.3 e posterior Intel Agilex, os dados de leitura simples de RAM de 7 FPGA M20K de 7 FPGA M20K podem estar incorretos quando configurados da seguinte forma:

Porta:

O clocken1 é invertido

Parâmetros:

altera_syncram_component.intended_device_family = "Agilex"
altera_syncram_component.operation_mode = " DUAL_PORT"
altera_syncram_component.ram_block_type = "M20K"
altera_syncram_component.clock_enable_input_b = "BYPASS"
altera_syncram_component.clock_enable_output_b = "NORMAL"
altera_syncram_component.address_reg_b = "CLOCK1"
altera_syncram_component.outdata_reg_b = "CLOCK1"

Para resolver este problema, baixe e instale o patch adequado.

Baixe e instale o seguinte Patch 0.31 para o software Intel® Quartus® Prime Pro Edition v20.4:

• Intel Quartus Software Prime Pro Edition v20.4 Solution Patch 0.31 para Windows (.exe)
• Intel Quartus Prime Pro Edition Software v20.4 Solution Patch 0.31 para Linux (.run)
• Leiame para Intel Quartus Software Prime Pro Edition v20.4 Solution Patch 0.31 (.txt)

Baixe e instale o seguinte Patch 0.02 para o software Intel Quartus Prime Pro Edition v21.1:

• Intel® Quartus® Software Prime Pro Edition v21.1 Solution Patch 0.02 para Windows (.exe)
• Intel® Quartus® Prime Pro Edition Software v21.1 Solution Patch 0.02 para Linux (.run)
• Leia-me para Intel® Quartus® Software Prime Pro Edition v21.1 Solution Patch 0.02 (.txt)

Este problema é corrigido a partir do software Intel Quartus Prime Pro Edition v21.2.