ID do artigo: 000085881 Tipo de conteúdo: Solução de problemas Última revisão: 26/09/2018

Por que o código fonte do Verilog HDL criptografado não pode ser sintetizado?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no Software Quartus® Prime Pro Edition versão 17.1 ou anterior, você poderá ver mensagens de erro ao sintetizar o arquivo HDL Verilog criptografado. Este problema ocorre quando o arquivo é adicionado na GUI.

    Resolução

    Você pode resolver esse problema adicionando arquivos criptografados em .qsf (arquivo de configurações do Quartus) manualmente mostrado abaixo.

    set_global_assignment nome VERILOG_FILE <file>.vp

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Dispositivos programáveis Intel®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.