ID do artigo: 000085905 Tipo de conteúdo: Mensagens de erro Última revisão: 15/04/2013

Erro: nó receptor SERDES - Devido a um problema no software Quartus® II versão 12.1 e posterior, você pode ver este erro em dispositivos Stratix® V ao usar a megafunção ALTLVDS_RX no modo PLL externo.

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no Software Quartus® II versão 12.1 e posterior, você pode ver este erro em dispositivos Stratix® V ao usar a função ALTLVDS_RX mega no modo PLL externo.

    Erro: o nó receptor serdes 'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|rx_0' não está conectado corretamente na porta 'CLOCK0'. Ele deve estar conectado a uma das portas válidas listadas abaixo. Informações: podem ser conectadas à porta LVDSCLK de stratixv_pll_lvds_output WYSIWYGInfo: pode ser conectada à porta OUTCLK de generic_pll WYSIWYG

    Resolução

    Para resolver este problema, um buffer LVDS precisa ser inserido entre o pll externo e a instância ALTLVDS no rx_inclock e nas portas rx_enable.

    Consulte o artigo abaixo para saber como adicionar um buffer LVDS intermediário entre o PLL externo e o ALTLVDS IP.

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 12.1.

     

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V E
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.