ID do artigo: 000085914 Tipo de conteúdo: Solução de problemas Última revisão: 13/10/2009

Erro fatal: violação de acesso, módulo: quartus_map.exe, Rastreamento de pilha: TIS_PLL_UTIL::get_normal_input_compensation_delay 0x48 (tsm_tis)

Ambiente

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este erro pode ocorrer no software Quartus® II versão 9.0, se as otimizações do Physical Synthesis estiverem habilitadas para o seu projeto e seu projeto contiver uma PLL com uma conexão ilegal de clock de referência.

Para resolver este problema, siga estas etapas:

  1. Desative as otimizações de Síntese Física para seu projeto e recompile seu projeto.
  2. Examine seu relatório de análise e síntese para identificar quaisquer PLLs com conexões ilegais de clock de referência.
  3. Corrija esses erros de conectividade e recompile seu design.
  4. Depois de ter corrigido as conexões ilegais, você pode habilitar otimizações de Síntese Física novamente para o seu projeto Quartus II.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.