ID do artigo: 000085915 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Qual é o mapeamento de endereço local-à-memória padrão no controlador SDRAM do HPS?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Por padrão, a opção de mapeamento de endereço local para memória ao usar o controlador HPS SDRAM é CHIP-ROW-BANK-COL. Esta é a opção de intercalamento do banco sem chip select interleave descrito no Capítulo 4 de descrição funcional - Controlador de memória HPS do manual EMIF.

Resolução

Por padrão, a opção de mapeamento de endereço local para memória ao usar o controlador HPS SDRAM é CHIP-ROW-BANK-COL.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Cyclone® V e FPGAs SoC
FPGA Arria® V GX
FPGA Cyclone® V GX
FPGAs Arria® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.