ID do artigo: 000085929 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Existem problemas conhecidos quando o Stratix Fast PLL é usado no modo de não compensação?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Ao usar o FAST PLL no modo de não compensação nas versões 4.0 e anteriores do Quartus II, o compilador desloca incorretamente o clock de saída do PLL para compensar os atrasos da rede do clock. Isso é um comportamento incorreto, pois não deve haver compensação de atraso neste modo. Este problema é corrigido no Quartus II v4.0 SP1. Para garantir números de tSU/tCO consistentes ao migrar para outros dispositivos da família Stratix, use 4.0 SP1. Se você quiser manter as mesmas relações de sincronização após a atualização para Quartus II 4.0 SP1, use o recurso de mudança de fase do PLL para mudar a borda do clock de volta para a sua posição original. Você também pode usar esta mesma técnica para obter tempos de 4,0 SP1 tSU/tCO em versões anteriores a 4.0 SP1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.