ID do artigo: 000085932 Tipo de conteúdo: Mensagens de erro Última revisão: 11/09/2012

Erro: a porta de saída do clock de PLL rápida ou aprimorada tem a opção de sinal global ilegal configurando- deve ser definida como Clock Global ou Clock Regional

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este erro pode ocorrer em um fluxo de compilação incremental de baixo para cima quando um PLL usa um tipo diferente de recurso de clock em uma partição de projeto de nível mais baixo do que no design de nível superior. Por exemplo, o erro pode ocorrer se uma PLL tiver uma conexão dedicada do pino do clock do dispositivo com o clock de entrada PLL no design de nível inferior, mas a entrada do clock PLL é alimentada por um tipo diferente de fonte de clock (como um recurso de roteamento global) no design de nível superior. Ao importar o design de nível mais baixo para o nível superior, o novo recurso de clock não pode se conectar à entrada do clock PLL na partição, porque ele não usa o mesmo tipo de recurso de clock.

Para substituir o tipo de recurso de roteamento usado neste exemplo, aplique explicitamente uma atribuição de GLOBAL_SIGNAL à entrada do clock PLL no design de nível inferior antes de compilar e exportar a partição, da seguinte forma:

set_instance_assignment -name GLOBAL_SIGNAL ON -para "entrada de clock <PLL>"

 

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.