ID do artigo: 000085960 Tipo de conteúdo: Solução de problemas Última revisão: 24/09/2018

A interconexão Qsys espera pela WLAST pode travar alguns mestres da AXI

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O lado mestre da interconexão Qsys aguarda um sinal WLAST antes dele afirma um sinal AWREADY para minimizar a área. Isso pode causar um impasse para alguns AXI Mestres.

Resolução

Insira uma ponte AXI com pipeline entre o mestre e a interconexão

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.