ID do artigo: 000085976 Tipo de conteúdo: Solução de problemas Última revisão: 13/02/2006

O circuito Stratix de comutação automática de clock (PLL's) do loop de fase aprimorada pode ser ativado ou desativado dinamicamente?

Ambiente

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Não. O PLL aprimorado não possui uma porta de controle dinâmica para habilitar ou desabilitar apenas o circuito automático de comutação do clock; você não pode controlar manualmente se a comutação automática estava ativada ou desativada. Você deve programar o PLL com comutação automática, habilitada ou desabilitada.

Você pode habilitar o circuito de sentido do clock, mas não habilitar o recurso de comutação automática. Ao habilitar o circuito de sentido do clock, duas portas de saída PLL CLKBAD0 e CLKBAD1, estão habilitadas. Essas portas indicam se os clocks primários ou secundários pararam de funcionar. Em seguida, usando a lógica personalizada, você pode alternar manualmente CLKSWITCH a porta de controle para decidir se o PLL muda do principal para o secundário ou para trás.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.