ID do artigo: 000085998 Tipo de conteúdo: Mensagens de erro Última revisão: 18/05/2021

Erro interno: subsistema: LVDS, Arquivo: /quartus/periph/lvds/lvds_gen6.cpp, linha: 787

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.3 e anterior, você pode ver o erro interno acima no estágio do Fitter quando há um PLL conectado a vários IPs LVDS com canal de outclk no mesmo banco de IO. Este problema afeta apenas Intel® Arria® 10 dispositivos.

    Resolução

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.