ID do artigo: 000086010 Tipo de conteúdo: Solução de problemas Última revisão: 23/03/2020

Por que meu exemplo de projeto Ethernet do meu servidor de soquete simples (RGMII) Nios® II é desativado ao ser executado no Intel FPGA Development Kits com MARVELL PHY?

Ambiente

    Software de projeto Intel® Quartus® Prime
    Embedded Design Suite Intel® Nios® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Nios® II Software Build Tool, as configurações padrão para o modelo de servidor de soquete simples (RMII) Nios® II não são direcionadas para o MARVELL PHY. Isso resultou em configurações PHY erradas, fazendo com que a ligação Ethernet fosse para baixo.

Esse problema é observado na Nios® II SBT do Quartus® Prime Pro e nas versões Padrão 17.1 em diante.

Resolução

Para contornar esse problema, o usuário é obrigado a modificar os parâmetros abaixo no modelo para habilitar as configurações MARVELL PHY RGMII .

Navegue até o diretório do projeto: .. /software/<project_name>/tse_my_system.c

Passo 1. Descompacte a próxima definição:

Se estiver usando o Marvell phy e você quiser o modo rgmii, descompacte essa definição */

#define SET_MARVELL_RGMII_MODE //descompactar essa definição para habilitar o RGMII

#ifdef SET_MARVELL_RGMII_MODE

#define ADDITIONAL_PHY_CFG e marvell_cfg_rgmii

#else

#define ADDITIONAL_PHY_CFG 0

#endif

Passo 2. Encontre a definição "ifdef DESCRIPTOR MEMORY BASE" e verifique oargumento f irst a partir da função TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO ser declarado como "ETH_TSE" e não como "TSE_0_TSE"

Conforme mostrado na próxima parte do código:

#ifdef DESCRIPTOR_MEMORY_BASE

alt_tse_system_info tse_mac_device[MAXNETS] = {

TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO (ETH_TSE 0, TSE_0_DMA_TX, TSE_0_DMA_RX, TSE_PHY_AUTO_ADDRESS, ADDITIONAL_PHY_CFG, DESCRIPTOR_MEMORY)

};

Produtos relacionados

Este artigo aplica-se a 12 produtos

FPGAs Arria® V e FPGAs SoC
CPLDs MAX® V
FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
CPLDs MAX® II
FPGAs Arria® II
FPGAs Stratix® V
FPGAs Intel® Cyclone® 10
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Stratix® IV
FPGAs Cyclone® IV
FPGAs Intel® MAX® 10

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.