ID do artigo: 000086042 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Existem problemas conhecidos com o uso de PLLs de canto com ALTLVDS em Stratix III, Stratix IV, HardCopy III, HardCopy IV e Arria II?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Quando houver um ou mais PLLs de canto usados para conduzir o transmissor LVDS e/ou canais receptores, o sinal LOADEN para os SERDES LVDS pode estar conectado incorretamente em certas sementes de encaixe de software Quartus® II. Isso faz com que os SERDES mudem o padrão de dados incorreto e cause erros de dados para a interface LVDS. Este problema não ocorrerá se apenas um PLL central for usado.

    Este problema afeta apenas as famílias de dispositivos Stratix® III, Stratix IV (GX, GT, E), Arria® II (GX, GZ), HardCopy® III e HardCopy IV (GX, E). Outras famílias de dispositivos não são afetadas.  

    Para identificar se o PLL do canto ou do centro é usado em seu projeto, você pode visualizar a seção "resumo PLL" no relatório de ajuste de software Quartus II e consulte o capítulo redes clock e PLLs no respectivo manual do dispositivo:

     

    Redes de clock e PLLs em dispositivos Arria II (PDF)

     

    Redes de clock e PLLs em dispositivos Stratix III (PDF)

     

    Redes de clock e PLLs em Stratix dispositivos IV (PDF)

     

    Redes de clock e PLLs em dispositivos HardCopy III (PDF)

     

    Redes de clock e PLLs em dispositivos HardCopy IV (PDF)

     

    Se o seu projeto ALTLVDS estiver usando PLLs de canto, mas você não encontrar qualquer problema de erro de dados LVDS no design existente, isso implica que o software Quartus II escolheu as sementes de ajuste de passagem para a compilação e, portanto, nenhuma ação é necessária. Se um projeto estiver funcionando, ele passará consistentemente no futuro, a menos que haja uma tentativa de recomposição antes da versão 11.1 do software Quartus II. Para reduzir o risco potencial ao projeto ALTLVDS durante a recomputação, é recomendável aplicar o patch de software quando você recompilar seu projeto no software Quartus II antes da versão 11.1, ou recompilar seu design no software Quartus II versão 11.1 que tem a correção de software implementada.

    Resolução

    Este problema pode ser corrigido aplicando os patches de software abaixo e recompilando o design. Se você precisar de patches de software para uma versão do software Quartus II antes do 10.1, entre em contato com o mySupport para obter mais assistência.

    Para Quartus II versão 10.1:

    Para Quartus II versão 10.1SP1:

     Para Quartus II versão 11.0:

     Para Quartus II versão 11.0SP1:

    Este problema é corrigido no software Quartus II versão 11.1.

    Produtos relacionados

    Este artigo aplica-se a 9 produtos

    FPGAs Stratix® III
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV E
    FPGA Arria® II GX
    FPGA Arria® II GZ
    Dispositivos ASIC HardCopy™ III
    Dispositivos ASIC HardCopy™ IV GX
    Dispositivos ASIC HardCopy™ IV E

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.