ID do artigo: 000086048 Tipo de conteúdo: Solução de problemas Última revisão: 20/12/2012

Por que a largura do bit de saída do núcleo FFT foi reduzida desde a versão 11.0 do software Quartus II?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para FFTs de ponto fixo de transmissão variável, o algoritmo de crescimento de bits é alterado a partir da versão 11.0 do software Quartus® II.  Para o novo algoritmo, o crescimento geral de bits é menor ou igual ao Log2 (N) 1, onde N é o comprimento do FFT.  Este novo algoritmo permite reduzir a largura do bit de saída removendo os 2 MSBs não usado no domínio de frequência.

 

Por exemplo, tome um FFT de 1024 pontos, com largura de precisão de dados de 18 bits.

 

Na versão 10.1

Largura do bit de saída = largura de precisão de dados 2,5 × (log4(MAX(N)) = 31 bits

 

Na versão 11.0 e acima

Largura do bit de saída = log2(N) de largura de precisão de dados 1 = 29 bits

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.