Descrição
A árvore de clock DPA nos dispositivos Stratix® II suportará apenas os canais nas primeiras 25 linhas adjacentes ao PLL
que está alimentando o banco DPA. As versões anteriores à Quartus II versão 5.0 não verificaram esta regra. Quartus II versão 5.0 e mais recente dará uma
erro de ajuste se qualquer canal LVDS com DPA estiver a mais de 25 linhas do PLL que o está conduzindo.
que está alimentando o banco DPA. As versões anteriores à Quartus II versão 5.0 não verificaram esta regra. Quartus II versão 5.0 e mais recente dará uma
erro de ajuste se qualquer canal LVDS com DPA estiver a mais de 25 linhas do PLL que o está conduzindo.
A solução é certificar-se de que os canais DPA estão dentro de 25 linhas do PLL que o está impulsionando.