ID do artigo: 000086072 Tipo de conteúdo: Solução de problemas Última revisão: 21/04/2021

Por que o meu eSRAM Intel Agilex® 7 FPGA IP não corresponde à especificação máxima de desempenho?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a® um problema no software Intel Quartus Prime Pro Edition versão 19.3 e posterior, o eSRAM Intel Agilex 7 FPGA IP pode não atender à® especificação máxima de desempenho devido a uma violação de espera.

    Resolução

    Para resolver este problema, modifique o arquivo de design adicionando " (* altera_attribute = "nome HYPER_REGISTER_DELAY_CHAIN 100"*) " à instância ip eSRAM.

    Por exemplo:

    (* altera_attribute = "nome HYPER_REGISTER_DELAY_CHAIN 100"*) esram esram_inst(
    .esram0_ram_input_clk (clk_500),
    ......

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.2.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.