Descrição
Devido a um problema no software Intel® Quartus® Prime Pro Edition, você pode ver este erro no estágio de ajuste. Esse erro ocorre quando uma atribuição de pino virtual é definida como o pino pll_ref_clk da interface de memória de largura de banda alta (HBM2) Intel® FPGA IP em um dispositivo Intel® Stratix® 10 MX.
O pll_ref_clk deve ser conectado ao pino dedicado e uma atribuição de pino virtual não pode ser usada para este pino.
Resolução
Para resolver este problema, remova a atribuição de pinos virtuais do pino pll_ref_clk da interface HBM2 Intel FPGA IP e conecte-a a um pino pll_ref_clk descatado.
Este problema foi corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 19.3.