Como restringir pinos virtuais para análise de tempo no Software Quartus® Prime?

No Software Quartus® Prime, o Analisador de temporização usa um atraso de inserção de clock de 0ns para pinos virtuais, uma vez que eles não têm um clock associado. Isso resulta em uma grande distorção de clock entre os caminhos do clock de origem e de destino.

Para evitar essa violação de tempo, execute uma das seguintes duas opções:

• Crie um design de invólucro de registro em torno do pino virtual para que ele tenha um clock associado.
• No Software Quartus® Prime Pro Edition versão 17.1 e posterior, você pode usar as restrições abaixo:

Pino Virutal como uma porta de entrada: set_input_delay porta <clock de clock> pino de entrada add_delay < sobreposição> <virtual> -reference_pin <o pino de clock do registrador que alimenta a porta de entrada>

Pino virutal como uma porta de saída: porta de set_output_delay -clock <clock > -add_delay <delay> <virtual> -reference_pin <o pino de clock do registrador que alimenta a porta de saída>