ID do artigo: 000086110 Tipo de conteúdo: Mensagens de erro Última revisão: 11/09/2012

Aviso: o PLL não é impulsionado por um pino de clock dedicado ou pela fonte PLL vizinha.

Ambiente

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode obter a seguinte mensagem de aviso ao usar o software Quartus® II:

Aviso: o PLL não é impulsionado por um pino de clock dedicado ou pela fonte PLL vizinha. Para garantir o mínimo de tensão nas saídas do clock da interface de memória, a fonte do clock PLL deve ser um pino de clock de entrada PLL dedicado ou uma saída do PLL vizinho.

Este é um aviso PLL genérico para todos os Altera® dispositivos. Em Cyclone® III, "PLLs vizinhas" não existem porque há apenas um máximo de 4 PLLs em cada canto do dispositivo. Como tal, você pode ignorar o termo PLL vizinho no aviso ao segmentar dispositivos Cyclone III, no entanto, Altera recomenda conduzir o PLL através de seu pino de entrada de clock dedicado.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Cyclone® III
FPGA Cyclone® III LS

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.