ID do artigo: 000086111 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2012

Por que mgmt_clk falta na lista de Stratix V Hard IP para PCI Express?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O sinal mgmt_clk não é uma entrada necessária para o Stratix® V Hard IP para PCI Express® IP rígido e só precisa ser conectado ao controlador de reconfiguração.

O mgmt_clk está integrado na interface reconfig_toxcvr que se conecta ao núcleo PHY IP para PCI Express, portanto, a interface permanece síncrona. Isso tornou a interconexão entre o controlador de reconfiguração e o PHY IP mais simples de usar.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix® V
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.