ID do artigo: 000086120 Tipo de conteúdo: Solução de problemas Última revisão: 29/06/2014

Por que a recomendação para a conexão dos pinos GXB_RX e GXB_REFCLK não usados discorda entre os documentos das diretrizes de conexão de pinos Stratix® V e Arria® V GZ e o software Quartus® II. Arquivos PIN?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® II versão 13.1 e anterior, a recomendação para conectar pinos de GXB_RX e GXB_REFCLK não usados para dispositivos Stratix® V e Arria® V GZ está incorreta.

As diretrizes de conexão de pinos dizem: "Conecte todos os pinos de GXB_RXp ou GXB_REFCLKp nãoutilizados diretamente ao GND, VCCR_GXB ou VCCT_GXB."

O software Quartus® II. Estados do arquivo PIN,
"GXB_GND*: receptor GXB não em uso ou pino de clock de referência dedicado. Este pino deve estar conectado à GXB_GND através de um resistor Ohm de 10k."

Os documentos das Diretrizes de conexões pin Stratix® V e Arria® V GZ estão corretos.

A conexão dos pinos GXB_RX e GXB_REFCLK para GND através de resistores 10k Ohm não causará danos.

Resolução

Este problema foi corrigido a partir da versão 14.0 do Quartus® II.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Stratix® V
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.