ID do artigo: 000086193 Tipo de conteúdo: Solução de problemas Última revisão: 15/04/2015

Onde estão os clocks para o meu Arria 10 Hard IP para PCI Express no Quartus II versão 15.0 e mais recente?

Ambiente

    Velocidade do
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Arria® 10 designs exigem uma rigorosa adesão às diretrizes do transceptor. Por este motivo, derive_pll_clocks foi removido do gerado altpcied_a10.sdc.  Este arquivo contém anteriormente as seguintes linhas:

# derive_pll_clock é usado para calcular todos os clocks derivados do PCIe refclk
# o derive_pll_clocks e derivar clock_uncertainty deve apenas
# ser aplicado uma vez em todos os arquivos SDC usados em um projeto

derive_pll_clocks -create_base_clocks
derive_clock_uncertainty

Resolução

As linhas acima devem agora estar incluídas no SDC de alto nível criado pelo usuário. Certifique-se de incluir essas duas linhas.

derive_pll_clocks -create_base_clocks
derive_clock_uncertainty

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Arria® 10 SX SoC
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.