ID do artigo: 000086205 Tipo de conteúdo: Solução de problemas Última revisão: 13/12/2013

Por que o escritor de netlist EDA não cria uma netlist válida para simulação de nível de porta do Hard IP da série V de 28 nm para função PCI Express MegaCore?

Ambiente

    Intel® Quartus® Prime Standard Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O escritor de netlist EDA não suporta atualmente uma simulação de nível de porta para o Hard IP da série V para a função MegaCore® do PCI Express®.

Resolução

Este problema foi corrigido a partir da Intel® Quartus® Software Prime Pro/Standard Edition versão 14.1.

Produtos relacionados

Este artigo aplica-se a 13 produtos

FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Arria® V GT
FPGA Stratix® V E
FPGA Arria® V ST SoC
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® V GX
FPGA Arria® V SX SoC
FPGA Arria® V GX
FPGA Stratix® V GS
FPGA Cyclone® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.