ID do artigo: 000086207 Tipo de conteúdo: Solução de problemas Última revisão: 18/02/2015

Por que o Núcleo IP Ethernet de velocidade tripla pad dois zeros octetos à frente do endereço de destino MAC?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para alinhar os cabeçalhos de pacotes a um limite de 32 bits, o Núcleo IP Ethernet de velocidade tripla pads dois zeros octetos à frente do endereço de destino MAC, se a opção 'Alinhar cabeçalhos de pacotes para limite de 32 bits' estiver habilitada.

Produtos relacionados

Este artigo aplica-se a 29 produtos

FPGA Arria® II GZ
FPGA Cyclone® IV GX
FPGAs Cyclone® III
FPGA SoC Cyclone® V ST
FPGA Arria® II GX
FPGAs Stratix® II
FPGA Cyclone® IV E
FPGA Arria® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® III LS
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGAs Stratix® II GX
FPGAs Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.