A reconfiguração do PLL falhará se seus sinais de instruções de parâmetros estiverem clockados por ALTPLL_RECONFIG scanclk para iniciar a reconfiguração do PLL. A ALTPLL_RECONFIG megafunção está travada em cada borda ascendente do seu clock de entrada. O ALTPLL_RECONFIG gerará scanclk com a mesma frequência do clock de entrada, mas há algum atraso entre o clock de entrada e o scanclk. Se você errou os sinais de instruções dos parâmetros usando scanclk, esses sinais podem ter perdido a primeira borda ascendente do clock de entrada e devem esperar até a próxima borda ascendente para ser travada. Se o sinal de entrada do parâmetro não for longo o suficiente para ser travado até a próxima borda ascendente, a megafunção de ALTPLL_RECONFIG não pode reconhecer essas instruções e pode levar à falha de reconfiguração do PLL. Para evitar essa falha, você pode clock de todos os sinais de instrução de parâmetros com o clock de entrada ALTPLL_RECONFIG, para que esse sinal seja travado na primeira borda ascendente do clock de entrada.
Para obter mais informações, consulte Megafunção de reconfiguração de loop de ALTPLL_RECONFIG fase (PDF).