ID do artigo: 000086227 Tipo de conteúdo: Solução de problemas Última revisão: 21/06/2016

SerialLite III Streaming IP Core com modo habilitado para ECC tem bits ECC incorretos atribuídos na porta tx_error porta

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Para Stratix V, Arria V GZ e Arria 10 SerialLite III Streaming IP Core com ECC Modo habilitado, os bits de status de erro ECC são atribuídos incorretamente no tx_error porta (tx_error[2:1]), onde tx_error[1] é atribuído Erro fatal do ECC e é tx_error[2] atribuído com ECC corrigida Erro.

A atribuição correta deve ser tx_error[1]: ECC corrigida Erro.

Resolução

Não há solução alternativa para este problema.

Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.