ID do artigo: 000086266 Tipo de conteúdo: Solução de problemas Última revisão: 23/10/2020

Por que o meu Intel® Stratix® 10 SoC às vezes falha em detectar uma transição no hps_cold_nReset?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na ficha técnica do dispositivo Intel® Stratix® 10, o requisito de largura de pulso no pino Intel Stratix 10 FPGA SDM HPS_cold_nReset não está documentado.

Resolução

O requisito de largura de pulso no hps_cold_nReset pino é de 3 ms.

Nota:

  • Não é necessário redefinir o HPS a frio se a intenção é reconfigurar o dispositivo usando o sinal nConfig .  Um evento nConfig (reconfiguração) limpará todo o dispositivo (HPS e FPGA) e reconfigurará o dispositivo a partir do dispositivo de inicialização selecionado (configuração MSEL).
  •  nConfig não deve ser emitido quando um HPS é reiniciado em processo. Se houver uma reinicialização do HPS em processo, aguarde a reinicialização do HPS terminar antes da emissão do nConfig: mais de 10 ms a partir do momento em que a reinicialização do HPS for acionada.

Veja também: Por que o meu Intel Stratix soC 10 falha ao inicializar ou configurar corretamente, se eu redefinir o HPS enquanto um evento de configuração está ocorrendo?

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.3.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.