ID do artigo: 000086269 Tipo de conteúdo: Solução de problemas Última revisão: 24/08/2017

Por que a10_ref compilação BSP mostra vários caminhos sem restrições?

Ambiente

    Intel® Quartus® Prime Pro Edition
    SDK Intel® FPGA para OpenCL™ Edição Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No Intel® FPGA SDK para fluxo opencl™ 17,0 BSP, você pode ver vários caminhos ou clocks permanecerem desconstrurados.

Resolução

Os usuários precisarão comentar ou remover as seguintes linhas em seu arquivo top.qsf:

# revisão base compila restrições de SDC apenas

set_global_assignment -name SDC_FILE base.sdc

set_global_assignment -disable -name SDC_FILE top.sdc

set_global_assignment -disable -name SDC_FILE top_post.sdc

 

Será necessário fazer outra compilação de importação após a alteração do arquivo QSF

aoc -board .cl

Este problema está programado para ser corrigido em uma versão futura do Intel® FPGA SDK para OpenCL™.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Arria® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.